SW在IN和GND之间，如果按照要点，直接将输入滤波电容放到IN和GND旁边，那么SW的

  芯片手册推荐的layout倒是都就近放置了，但是它的方法是SW在输入滤波电容底下走线，这是逗我吗？这在现实中能做到？

  我们不能采用芯片手册推荐的这样的形式，但事实是这种管脚分布的芯片多得是，那我们的Layout如何布局布线呢？

  “环”，指的是有大电流流过的闭合回路。我们只要控制好这个环，Layout基本就成功一大半了。

  以BUCK为例，BUCK电路存在两个状态，上管导通和下管（或者是二极管）导通，因此存在两个大的电流环路。

  我们要让这两个环路的面积越小越好，因为每一个电流环都可以看成是一个环路天线，会产生辐射，会引起EMI问题，也会干扰板上其它的电路，而辐射的大小与环路面积呈正比。

  电流环所生成的高频磁场会在离开环路大约 0.16λ 以后逐渐转换为电磁场，由此形成的场强大约为：

  从拓扑图能够准确的看出，这两个环路有公共的部分，一个环路包含另外一个环路，这导致那个大的环路的电流各个器件节点可能不一样，所以不好用那个公式计算。

  辐射产生的原因，主要是因为电流产生了磁场，电流是变化的，所以磁场也是变化的。电流环围绕的面积里面的磁通量会随电流动态变化而变化，磁场生电场，电场生磁场形成了电磁波。

  可能有点难以理解，因为输入环路根本就不是个实际的电流回路，它是本身存在的两个电流环路的差值。

  这其实只是个等效的方法而已，我们的目标是要知道总的大的回路里面的磁通量变动情况，这样等效之后就可以求了，我们大家可以分别求得输入环路和输出环路的磁通量情况。

  它们都是只看交流，直流分量不管，直流的频率看成是0Hz，不会辐射电磁波。

  之前我们的《手撕Buck！Buck公式推导过程》已经分析了，输入环路电流（Cin）和输出环路电流（电感）分别如下：

  可以看到，在开关切换的时候，输入环路的电流是会突变的，也就是会有很大的di/dt，那么输入环路的磁通量也是突变的（准确的说是变化速度很快），存在很多的高次谐波。

  从前面的公式我们大家都知道，辐射强度与频率成正比，因此这些高次谐波更容易被辐射出去。

  这里可能有人会说了，三角波的频谱理论不也是无限的吗？也有很多高频分量啊，怎么辐射就小一些。

  确实，三角波的频谱是无限的，不过频率越高，幅度会越低的，也就是说高频分量能量少，那么辐射也就少了。

  可以看到，基频就是BUCK芯片LTC3307A的开关频率2Mhz，2Mhz两者的强度相差不是很大，就2-3个db左右，但是在10Mhz的时候，就已经相差20db了，频率越高，差得越多。

  也就是说，输入环路的高频谐波能量要比输出环路大得多，如果有经验的话，应该会知道，引起EMI超标的一般也就是高频超标，所以因为输入环路造成EMI的可能性更高。

  另外一点必须要格外注意，是环路面积小，不是走线短，这两者还是有区别的。有时走线短并不一定环路就小，我们的目标是环路的面积，而不是长度。

  显然，这个芯片的开关管在芯片内部，所以输入环路就是芯片的IN管脚，与GND管脚，以及输入滤波电容形成的环路，那么除了芯片之外，器件就只有输入滤波电容了。

  所以最理想的layout就直接将输入滤波电容跨接到芯片的IN脚和GND管脚，从这一点上看，芯片手册推荐的layout与这一点是符合的，只是这样做了之后，SW出不来而已。

  这颗dcdc芯片给出的推荐layout确实是保证了输入环路最小。只不过它将SW信号走在了输入滤波电容下面，这个实际电路通常是行不通的，因为电容下面根本就走不了比较宽的线的。

  我估计会有的人觉得将输入滤波电容放置到PCB的背面，在Vin和GND管脚正下方放置滤波电容，通过过孔接过去，这样看起来环路也比较小。

  因为过孔会存在寄生电感，加了过孔会增加这个环路的电感，导致发生LC振荡。直接的现象就是在SW处产生高振铃，这个高振铃意味着这一个环路中，谐振频率的信号分量很强。

  也就是说尽管环路面积不大，天线效应不强，但是我的信号强度变大了呀，辐射不一定差。

  多年前，我曾经就遇到一个电源芯片的输入滤波电容放背面，通过过孔连接，结果搞得整个板子的噪声很大，而将滤波电容直接手动跨到Vin和GND上面，立马问题就没了。

  当时我还不懂，觉得不可思议，打孔的数量并不少，滤波电容也是在底部就近放置的，居然还有问题，几个孔威力这么大？

  后来还专门改板解决，直接将输入滤波电容与芯片同层，并在表层连接，问题就解决了。

  上面说了这么多，其实主要说的就是，BUCK电路，输入滤波电容的布局布线很重要，是重中之重，是第一要考虑的。

  如果是异步Buck，那么就有一个外置的二极管，这个二极管构成了输入回路的一部分，那么它的位置，与输入滤波电容的重要性是同级别的，要放得离芯片的SW比较近，具体怎么摆，咱们看回路面积怎么小就知道了。

  当然不是，其实从前面的fft也能看到，输出环路也有高频分量，所以输出环路也要越小越好，只是它相对输入环路来说高频分量强度不高，在二者布局有矛盾的时候，当然是第一先考虑输入环路。

  跟buck一样，我们把它们分为两个部分，输入环路和输出环路，能够正常的看到，输出环路是上面两个环路的差值。

  与buck不同的是，电感在输入环路，其电流波形是三脚波，而输出环路的电流就是二极管的电流，是有突变的。

  之前《手撕Boost！Boost公式推导及实验验证》也已经全方面分析了这两个电流，波形如下：

  也就是说，boost最重要的是输出回路，类似于Buck的输入回路。我们应该首先保障的是boost的输出环路尽量小。

  除了大的电流回路，还有FB，补偿电路这些，是小信号电路，所以他们要尽量远离前面大的电流回路，远离电感等。

  另外必须要格外注意，关于大的电流回路，我们要把GND地看进去，不要用这些走线分割了大电流的回流地GND路径。

  画板的时候，心里念叨一下，开关断开，电流咋咋咋流，开关导通，电流咋咋咋流。然后找到电流突变的那个环，那就是最重要的，得优先处理。

  这个原则，其实不仅仅适用于dcdc，别的类型的电源，或者是大功率电路，都是如此的。

  了解了这个原则，其实很多电路，都不用去细看芯片手册的pcb layout的需要注意的几点了，它说的也就是这么多东西，仅仅是具体的措施而已。

  这种将关键环路做到最小，算是从根源上杜绝问题的产生，远比后期想不改板，然后七搞八搞要强。

  文章出处：【微信号：射频美学，微信公众号：射频美学】欢迎添加关注！文章转载请注明出处。

  布局 /

  如下 （按规格书上面做，单层放置元件，两个回路也没看出有什么样的问题）：这是什么原因呢？

  解决方案，是因为所有Link通吃，支持时间测量，功耗测量，printf打印，RTX5及其所有中间

  即将发布的小米6似乎已经没太多悬念，外形和配置都曝光了个七七八八，但是一千个观众心目中就有一千个哈姆雷特。在很多网友

  的设计要点 /

  电源PCB布局虽然开关电源有高效率、宽动态范围等诸多优点，但同时带来了较为严重的开关干扰。这些干扰如果不采取一定的措施进行抑制、消除和屏蔽，就会严重地影响整机的正常工作。 像Maxim等一线

  电源PCB布局 /

  原理图、EMI滤波器和屏蔽罩的设计都相对来说还是比较单一，并且有迹可循，而 PCB的

  EMI（下）系统 EMI 优化 /

  贸泽电子田吉平：新能源汽车渗透率上升利好元器件需求  一站式供应链加速新品上市