据他们在在去年9月通过的欧洲芯片法案，欧盟希望加强当地的制造业活动，刺激欧洲设计ECO，并支持整个价值链的扩大和创新。具体而言，欧盟的芯片法案有三个支柱：

  一是欧洲芯片计划，具体是通过促进知识从实验室向工厂转移、缩小研究和创新与工业活动之间的差距以及推动欧洲企业将创新技术工业化，加强欧洲的技术领导地位。“欧洲芯片计划”将主要由芯片联合组织实施。该计划将得到欧盟 33 亿欧元资金的支持，预计成员国也将提供配套资金。

  二是激励公共和私人对芯片制造商及其供应商的制造设施来投资。做法是通过吸引投资和提高半导体制造的生产能力来确保供应安全。

  三是建立成员国与委员会之间的协调机制，以加强成员国之间的合作，监测半导体供应，估计需求，预测短缺，并在必要时启动危机阶段；

  根据欧盟的芯片计划，他们盼望到 2030 年将其全球市场占有率翻一番，达到 20%。从目前看来，虽然欧洲芯片偶有进展，但这不是一个容易实现的目标。

  在晶体管从平面走向3D之际，在FinFET和FD SOI之间曾经引起了一场争夺，但最终在英特尔和台积电的强力支持下，FinFET最终胜出。但欧洲最近在FD SOI上，制定了一个相对激进的目标，并迈出了重要的一步。

  上周，法国宣布启动一条价值 8.3 亿欧元的 10nm 和 7nm FDSOI 技术试验生产线G 芯片和系统模块设计。这条位于法国格勒诺布尔的 FAMES 半导体试验生产线有五个重点领域，从材料到封装。耗资将高达 8.3 亿欧元，其最终目的是为 5G 和 6G 打造下一代堆叠式 3D 射频系统设备。

  据介绍，该生产线将为 GlobalFoundries 和三星等代工厂以及高通和意法半导体等芯片制造商开发下一代全耗尽绝缘体上硅 (FD SOI) 工艺技术，节点可达 10nm 和 7nm。

  他表示：“对于纯数字应用，它将具有与 5nm FinFET 相同的性能，而对于射频和模拟应用，它将具有更加好的性能”，其多晶硅间距为 64nm，金属间距为 48nm 和 40nm。

  “对于 SoC，采用单片解决方案并不是一个好办法，因为我们应该为正确的功能选择正确的技术。要做到这一点，我们应该异构集成，将芯片与 3D 异构和 3D 单片堆叠在一起。

  “功率方面也有限制，所以我们应该带有微型电感器的 DC-DC 转换器。第一步，这些将是分开的，但可以集成起来。这些都可以混合在一起，以创建颠覆性的芯片架构，”他说。

  仅仅是关于 5G 和 6G 无线。具有自适应背偏压的 FDSOI 也是量子处理器的关键低功耗技术，Leti 正在研究几种不同的量子技术，包括光子学。

  “我们有很多赌注，包括量子，对我们来说，这是一个很重要的部分，但我们支持其他法国和欧洲初创企业探索超导量子比特和光子学。这显然是一个重大的雄心，成为第一批找到正确解决方案以扩大规模和工业化的公司之一，因为这将会带来不同，”Leti 首席执行官 Sbastien Dauv 说。

  Leti 正在开发 CryoCMOS 技术，以控制具有 ECC 错误代码校正功能的电路。“我们应该一个专门在低温下工作的封装，这也是一个大课题，CEA 正在研究一种使用全栈编程新计算引擎的方法，”首席技术官 Lquepeys 说道。

  为了生产这条生产线，Leti 正在扩建其工厂，增加两个洁净室和设备，包括一台 EUV 光刻系统，部分是为了容纳 FAMES 试验生产线。这将是一条虚拟试验生产线，设备分布在工厂的多个洁净室中，这些洁净室也用于其他项目。

  资料显示，他们在去年12 月安装了一台 ASML 300 毫米 Twinscan 2050i 浸没式光刻机，FAMES 项目的一部分将确定这台设备是否可用于 FD SOI 工艺中线nm 的工艺。预计 EUV 光刻扫描仪要到 2026 年才会安装。

  “研发工作将于 2028 年结束，但仍开放至 2031 年——首批合同将于 2025 年 4 月至 2025 年 9 月开放，他们能够开发自己的 IP，我们保留该技术的 IP，但对于最终的 IC 设计，我们的合作伙伴有自己的 IP。这是一件大事，”Lquepeys 说道。

  FAMES 是欧洲四条试验生产线之一，其开发经过了协调，以确保不会出现重大竞争或重叠。在关注的技术方面，除了10nm到7nm的FD SOI，该产线还关注嵌入式非挥发性存储器和小型电感器以及用于电源管理集成电路（PMIC）的DC-DC转换器。

  在欧盟的芯片计划中，打造自有的晶圆厂生态是很重要的一部分。为实现这个目标，他们也吸引了台积电和英特尔去当地建厂或者扩产。但从一手消息看来，延误似乎慢慢的变成了了常态。

  首先看台积电，在2023年8月，台积电、罗伯特博世有限公司、英飞凌科技股份公司和恩智浦半导体公司联合宣布，计划在德国德累斯顿共同投资建设欧洲半导体制造公司 (ESMC：European Semiconductor Manufacturing Company ) GmbH，以提供先进的半导体制造服务。

  新闻稿表示，该项目是根据《欧洲芯片法》的框架规划的，预计每月产能为 40,000 片 300 毫米（12 英寸）晶圆，采用台积电的 28/22 纳米平面 CMOS 和 16/12 纳米 FinFET 工艺技术。

  在5月于荷兰举办的研讨会上，台积电欧洲区总裁保罗德博特（Paul de Bot）确认，该项目预计于今年第四季度动工，预计2027年投产。但考虑到台积电在美国遇到的挫折，这个进展能否如期进行，我们保留意见。Silicon Saxony 顾问 Torsten Thieme 更是表示，德国工会对雇主始终持强硬立场，这是台积电必须克服的挑战之一。

  Thieme表示，面对劳动力短缺的问题，台积电需要出示存在竞争力的薪酬来吸引生产线工人和工程师为 ESMC 工作。德国电子和数字行业协会ZVEI首席执行官Wolfgang Weber更是直言，他知道台湾人工作非常辛苦、上班时间很长，但不太可能要求德国工人每周工作50小时。

  再看另一个正在欧洲扩产的英特尔。最近有消息指出，因为欧盟补贴的原因，他们将放缓欧洲1nm工厂的建设进度。

  据环球媒体Volksstimme报道，英特尔位于德国马格德堡附近的Fab 29.1和Fab 29.2工厂的建设因等待欧盟补贴审批以及需要移除和再利用黑土而推迟，开工日期从2024年夏天推迟到2025年5月。

  此前有报道显示，该芯片工厂最初预计在1H23开工，但受补贴延迟影响，建设被推迟至2024年夏天。而且，施工现场的表土最早也要到2025年5月才能清理完毕。

  据悉，英特尔Fab 29.1和Fab 29.2原计划于2027年底投入运营，预计将使用先进制造工艺，可能是英特尔14A（1.4nm）和英特尔10A（1nm）工艺节点。不过，英特尔现在估计，这两座工厂的建设需要四到五年时间，预计将在2029年至2030年之间开始生产。

  报道指出，SiC大厂Wolfspeed推迟了在德国建设价值 30 亿美元的工厂的计划，凸显了欧盟在增加半导体产量和减少对亚洲芯片的依赖方面所面临的困难。

  一位发言人表示，计划在萨尔州建立的工厂将生产用于电动汽车的计算机芯片，该工厂尚未完全被取消，该公司仍在寻求资金。但该发言人补充说，由于欧洲和美国电动汽车市场疲软，总部在北卡罗来纳州的 Wolfspeed 削减了资本支出，目前正专注于提高纽约的产量。该公司最早要到 2025 年中期才会在德国开始建设，比原定目标晚了两年。

  据路透社报道，除了上述公司以外，英飞凌、意法半导体和 GlobalFoundries 也在欧盟于 2022 年出台《芯片法案》后，宣布了在欧洲建立新工厂的计划。该法案旨在通过公共和私人投资筹集 430 亿欧元（470 亿美元），以加强该地区的半导体产业。

  但两年过去了，真正开工建设的项目却寥寥无几，获得欧盟委员会批准的国家援助的项目就更少了，假如没有批准，这些项目在财务上是不可行的。这些拖延减缓了该地区实现自给自足和保护自身免受贸易焦灼的事态升级的影响的努力。

  德国科技与政治智库Interface（原名Stiftung Neue Verantwortung）的芯片专家Jan-Peter Kleinhans表示，欧盟到2030年赢得全球20%市场占有率的目标已经没办法实现他补充说，鉴于芯片市场的相互关联性，自给自足是不现实的。

  然而“你不得不对已经发布的项目数量之多感到惊叹，”Kleinhans说。“即使其中有几个项目永远都不可能面世。”

  对比台积电日本工厂和台积电美国工厂的进展和问题，台积电在欧洲工厂的未来进展一方面除了补贴以外。如前文所说，晶圆厂苛刻的工作环境和超负荷的工作时长，相信也将会是困住欧洲工厂的根本原因。当然，人才的短缺，也是不能不关注的又一个因素。